PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-166815

(43)Date of publication of application: 18.07.1991

(51)Int.CI.

H03K 5/04

H03K 5/08

(21)Application number: 01-305890

(71)Applicant: NEC CORP

(22)Date of filing:


25.11.1989

(72)Inventor: KATO AKIRA

(54) PULSE WIDTH ADJUSTING CIRCUIT

(57)Abstract:

PURPOSE: To easily adjust a pulse width with high accuracy by generating a pulsating reference voltage which varies in one level according to the logical combination of an input pulse and a pulse width adjusting signal and shaping the waveform of an input signal. CONSTITUTION: The input pulse Vi with the positive polarity which is inputted to an input terminal IN is passed through buffer gates G1 \sim G3, and the delayed input pulse is inputted to a buffer gate G4. When the input pulse Vi is at L, two-input NAND gates G5~G8 hold the inverse of L or H according to H or L of pulsewidth adjusting signals S0~S3 from a shift register S. and L is obtained during the period the input pulse Vi exists. The TR in an amplifier D is energized or not energized according to the output of the gates G5~G8. When the pulse-adjusting signals S0~S3 in a shift register S are all H, the reference voltage of the amplifier D has a constant value -VR. The input signal to the gate G4 has its waveform shaped with the reference voltage Vref and is outputted.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

® 公開特許公報(A) 平3-166815

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月18日

H 03 K 5/04 5/08

W 8321-5 J W 8321-5 J

審査請求 未請求 請求項の数 1 (全5頁)

母発明の名称

パルス幅調整回路

②特 願 平1-305890

②出 願 平1(1989)11月25日

個発明者 加藤

晃 東

東京都港区芝5丁目33番1号東京都港区芝5丁目7番1号

日本電気株式会社内

勿出 願 人 日本電気株式会社

四代 理 人 弁理士 櫻井 俊彦

明

kæ

=

1. 発明の名称

パルス幅調整回路

2. 特許請求の範囲

パルス幅調整対象の入力パルスを共通の入力と して一方の入力端子に受けると共に他方の入力端 子にはn個(nは2以上の整数)のパルス幅調整 信号の一つを受けるn個の論理ゲートと、

これら論理ゲートの出力の一つを入力端子の一つを介してペース端子に受けるn個のトランジスタのうち前記入力パルスによって導通状態が変化するものの個数に応じて変化する第1のレベルと前記入力パルスの振幅の絶対値に満たない所定の第2のレベルとの間を退移するパルスを出力する多入力差動増幅器と、

この多入力差動増幅器から出力されるパルスを 参照電圧として前記入力パルスを整形するゲート 回路とを備えたことを特徴とするパルス幅調整回 路.

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ディジタル回路内に設置されるパルス幅調整回路に関するものである。

(従来の技術)

演算回路などのディジタル回路では、種々のパルス幅のクイミング信号が必要になる。従来、この種タイミング信号のパルス幅の調整は、縦列接続されたゲート段数の変更などによる遅延時間の調整によって行っている。

(発明が解決しようとする課題)

上記従来のパルス幅調整回路では、ゲート段数を変更するには印刷配線の変更が必要になる。このため、設計変更が困難になると共に、外部端子数が多くなり高集積化の達成が困難になるという問題がある。

(課題を解決するための手段)

本発明のパルス幅調整回路は、調整対象の入力 パルスを共通の入力として一方の入力端子に受け を共にののを個々す上第多力ーパルスを関係のののを個々す上第多力によると、 これのののを個々するにはけった。 これのののを個々でははけった。 これののでははけった。 これののでははけった。 これのでは、 これので

以下、本発明の作用を実施例と共に詳細に説明する。

(実施例)

第1図は、本発明の一実施例のパルス幅調整回路の構成を示すプロック図であり、1Nはパルス幅調整対象の入力パルスV1の入力端子、1nは

第1図の多入力差動増幅器Dは、第4図に示すように、前段の2入力ナンドゲートG5~G8の出力の一つを受ける4個の入力端子11~14、参照電統では、5個のトランスタQ1~Q5、抵抗器R1~R5及び端子11~マョの出力端をでは、入力端子に出現する人力はされ、入力端子に出るのベース端子に供給され、入力端子15に出

パルス幅調整信号の入力端子、 G 1 , C 2 . G 3 は遅延用のパッファゲート、 G 4 は波形整形用のパッファゲート、 G 4 、 G 5 . G 6 . G 7 は負論理の 2 入力ナンドゲート、 D は多入力差動増幅器、 S は入力端子 i n から供給されるパルス幅調整信号 S 0 ~ S 3 を直列/並列変換しつつ保持するシフトレジスタ、 O U T はパルス幅調整済みの出力パルス V 。 の出力端子である。

現する参照電圧VRはトランジスタQ5の入力端 子に供給される。

第1図の入力端子INに出現する正極性の入力 パルスViは、所定の遅延を受けつつバッファゲ ートG1~G3を順次通過し、遅延済みの入力パ ルスVi、として波形整形用のパッファゲートG 4の信号入力端子に供給される。負論理の2入力 ナンドゲートG5~G8は、一方の入力端子に上 記正極性の入力パルスViを受けると共に、他方 の入力端子にシマトレジスタSに保持中のパルス 幅調整信号S0~S4を受けることにより、2入 力が共にローの時のみハイ信号を出力する。すな わち、2入力ナンドゲートG5~G8の出力は、 入力パルスVIの非出現期間内(Viがローの期 間内) はパルス幅調整信号S0~S3のハイ又は ローに応じてその反転状態ロー又はハイを保持す ると共に、入力パルスVlの出現期間内(Vlが ハイの期間内)はパルス幅調整信号S0~S3の ハイ又はローの状態に無関係にローとなる。

差動増幅器 D内の 4個のトランジスタQ1~Q

4は、上記2入力ナンドゲートG5~G8の出力 のハイ又はロー状態に応じて導通又は非導通の状 態に移行する。上述のように、入力パルスViの 出現期間中はパルス幅調整信号S0~S3のハイ 又はロー状態に無関係に 2 入力ナンドゲート G 5 ~ G 8 の出力が全て無条件にロー状態になるため トランジスタQ1~Q4は全て非導通状態となり、 ベース端子に参照電圧VRを受けるトランジスタ Q5のみが導通状態に移行する。この状態で出力 端子Oに出現する参照電圧 Vref は、抵抗器R5 の抵抗値で、と定電流回路で3を流れる電流値し の積に等しい大きさr。×Iと負の極性とを有す るものとなる。第5図の波形に例示するように、 上記r。×Iの値が入力パルスの張幅の半分の値 VRとなるように、上記抵抗値ェ。と電流値!が 調整されている。また、抵抗器R1. R2. R3. R4の抵抗値は全て等しい値ェ」に設定されてい

 $E_{i}t$

シフトレジスタSに保持中のパルス幅調整信号 S0~S3が全てハイであれば、全ての2入力ナ

ンドゲートG5~G8の出力が入力パルスVlの 出現の有無に無関係に常にロー状態を保つ。この 場合、トランジスタQ1~Q4は入力パルスV↓ の出現の有無にかかわらず常に非導通状態を保持 し、参照電圧 Vref は第5回の実線で例示するよ うな一定値 – VRに保たれる。また、パルス幅調 整信号S0がローでS1~S3がハイであれば、 パルス電圧Viの非出現期間中はナンドゲートG 5の出力のみがハイとなり、トランジスタQ1の みが導通状態を保つ。この状態における参照電圧 Vrel のレベルは、- (r。+rı) ×lとなり 第5図の点線で例示するような最も低いレベルと なる。さらに、パルス幅調整信号SOとS1がロ ーでS2とS3がハイであれば、パルス電圧Vi の非出現期間中はナンドゲートG5とG6の出力 のみがハイとなり、トランジスタQ1に加えてト ランジスクQ2も導通状態を保つ。この状態にお ける参照電圧Vrel のレベルは、-(ェ。+ェ」 / 2) × [となり第5図の一点鎖で例示するよう な多少高いレベルとなる。

同様に、バルス調整信号S2もローであれば、パルス電圧VIの非出現期間中はトランジスタQ1とQ2に加えてトランジスタQ3も導通状態を保ち、参照電圧Vrelのレベルは、一(r。+r://3)×Iとなる。さらに、パルス調整信号S3もローであれば、パルス電圧Viの非出現期間中はトランジスタQ1乃至Q4の全てが導通状態を保ち、参照電圧Vrelのレベルは、一(r。+r://4)×Iとなる。

このように、入力パルスViの非出現期間中の 参照電圧Vref のレベルは、4個のトランジスタ Q1~Q4のうち入力パルスViの非出現期間内 に導通状態を保つものの個数に依存する。

第6図は、上記参照電圧 V ref のもとに動作する波形整形用のバッファゲート G 4 の動作を説明するための波形図である。

第6図の最上段に例示する入力パルスVIが遅延用のゲートG1、G2及びG3を通過することにより振幅の反転と遅延とを受けつつ次段に示す 入力パルスVI となってパッファゲートG4の 信号入力端子(第2図の入力端子「1)に供給され、参照電圧 V refのもとで波形整形される。前述のように、参照電圧 V refのレベルは入力パルス V i の出現期間内のレベルはパルス 人力パルス V i の非出現期間内のレベルはパルス 幅調整信号 S 0 ~ S 4 の組合せに応じて実線、一点鎖点あるいは点線で例示するような種々の値をとる。この結果、バッファゲート G 4 から出力パルス V o は、最下段の実線、一点領域をあるいは点線の波形で例示するように、パルス幅 が調整されたものとなる。

第6図の例では、入力パルスViを基準として入力パルスVi・の遅延量が参照電圧Vrelの足が参照電圧Vrelの足が参照電圧Vrelのとないるため、入力パルスVi・の立上りエッジでのみパルス幅の調整が行われる。これとは逆に、入力パルスではでいるないでは、入力パルス幅の調整が行われる。このように、パルス幅の調整が立上り又は立下りの片側のエッジ

でのみ行われるため、スキューの増大が有効に防 止される。

以上、パルス幅調整信号の保持手段としてフトレジスタを使用する構成を例示した。しかしながら、このシフトレジスタに代えてクロック信号の入力端子とカウント値の並列出力端子とを有するカウンタを使用してもよい。いずれの場合にも、直列信号やクロック信号の入力用として単一の入力端子を設置すれば足りるため集積回路としてのピン数の増加を最小限に抑えることができる。

また、入力パルスを逆極性の状態で波形整形を 行う構成を例示した。しかしながら、入力パルス とそのままの極性で波形整形を行う構成としても よい。この場合、参照電圧 V ref の極性を入力パ ルスのそれに揃えればよい。

さらに、参照電圧 V ref 発生用の多入力差動増 帽器のトランジスタ Q 1 ~ Q 4 が入力パルスの出 現に伴い非導速状態となる場合を例示したが、逆 に入力パルスの出現伴い導通状態となるように設 計変更することもできる。

ルス幅の調整がその片例のエッジでのみ行われる ため、スキューの増大が有効に防止されるという 利点もある。

4. 図面の簡単な説明

第1図は本発明の一実施例に係わるパルス幅調整回路の構成を示すてロック図、第2図細を例で、第2図細を例で、第2図細を例で、第3図の2人力は第を例で、第3図の2人力を開放のかける回路図、第1図の多人力差動増幅器のの多次のでは第1図の波形整形用バッファゲートG4の動作を説明するための波形図である。

IN・・・パルス幅調整対象の入力パルスViの入力端子、G1~G3・・・遅延用のバッファゲート、G4・・・波形整形用のバッファゲート、C5~G8・・・2入力ナンドゲート、D・・・多入力差動増幅器、S・・・シフトレジスタ、in・・・パルス幅調整信号の入力端子、OUT・

また、参照電圧 V ref の一方のレベルを入力パルスの振幅の半分の値 V Rに設定する構成を例示した。しかしながら、入力パルスの幅を全体的に拡大又は縮小したり、他方のレベルの可変範囲を拡大する目的などからこの一方のレベルを入力パルスの振幅に満たない範囲で上記 V R よりも増減させることもできる。

さらに、抵抗器R1~R4の抵抗値を全て等しい値に設定する場合を例示した。しかしながら、 参照電圧Vrefの一方のレベルを等間隔で変化させる目的などで異なる値に設定してもよい。

(発明の効果)

以上詳細に説明したように、本発明のパルス幅 調整回路は、入力パルスとパルス幅調整信号との 論理的な組合せに基づき一方のレベルが変化する パルス状の参照電圧を作成し、この参照電圧のも とで入力信号を波形整形する構成であるから、パ ルス幅調整信号の変更によって容易かつ高精度な パルス幅の調整が可能になる。

また、本発明のパルス幅調整回路によれば、パ

・・パルス幅調整済みの出力パルスV。の出力端子、Q1~Q2・・・共選接続されたエミッタ端子と2入力ナンドゲートの出力の一つを受けるベース端子とを有するトランジスタ、VR・・・入力パルスの振幅の1/2の値を有する参照電圧、 Vref・・・多入力差動増幅器Dから出力される参照電圧。

> 特許出願人 日本電気株式会社 代 理 人 弁理士 櫻井俊彦

特開平3-166815(5)

